전자형

이번 포스팅은 MOSFET에서 발생하는 Parasitic Resistance(기생 저항)입니다. MOSFET소자를 설계하여 공정과정을 통해 제조하게 되면 의도하지 않았던 Source와 Drain에서 저항성분이 나타나게 됩니다. 이를 기생저항이라고 하며, 이러한 기생저항이 적게 나타날수록 소자성능이 좋아집니다. MOSFET소자를 제작할 때, P-type Substrate, N-type Source와 Drain을 만들고 그 다음 Oxide와 Gate를 올리는 방법으로 공정과정이 이루어지게됩니다. 이러한 공정 과정이 이상적이지 않고, 현실적으로는 완전하지 못하기 때문에 기생저항이 발생하게 됩니다. 기생저항을 고려한 MOSFET회로도를 그려보겠습니다. 소스기생저항과 드레인기생저항을 고려한 전류식을 기술해보겠습니..