본문 바로가기 메뉴 바로가기

전자형

프로필사진
  • 글쓰기
  • 관리
  • 태그
  • 방명록
  • RSS

전자형

검색하기 폼
  • 분류 전체보기 (127)
    • 전자공학 (42)
      • 논리회로 (6)
      • 회로이론 (3)
      • 전자회로 (2)
      • 반도체 (25)
      • 반도체공정 (5)
      • 통신 (0)
      • 컴퓨터구조 (1)
    • 소프트웨어 (17)
      • 자료구조 (0)
      • 알고리즘 (0)
      • BOJ (4)
      • SWEA (0)
      • 파이썬 (13)
    • About 전자 (2)
      • 진로 (1)
      • 기업관련 (1)
    • 취업 (10)
      • 서류전형 (0)
      • 인적성검사 (10)
      • 면접 (0)
    • 정보 (2)
    • 생활정보 (33)
  • 방명록

전체 글 (127)
8강. 플립플롭에서 Delay와 타이밍도

이번강에서는 7강에서 자세히 다루지 못했던 부분 한번 더 짚고 넘어가는 포스팅 하도록 하겠습니다. 지난번 포스팅에서 설명드렸던 Clock신호입니다. 여기서 의문이 드는점은 어떻게 구현을 해야 상승에지, 하강에지에서 입력을 받을 수 있을까요? D플립플롭을 예로 들어 설명하겠습니다. Master-Slave 즉, 주종 플립플롭이라고 하며 Slave측의 입력은 Master측 출력에 종속되는 구조입니다. 이제 위 회로의 타이밍도를 보면서 에지트리거가 구현되는지 확인해보겠습니다. 첫번째 D래치의 출력 Q0가 두번째 D래치의 입력으로 들어가게되고, 두번째 D래치는 Low Level Trigger입니다. 따라서 Q의 타이밍도는 Clock신호가 low level상태일때 Q0의 입력에 영향을 받게되어 출력됩니다. 즉, 위..

전자공학/논리회로 2019. 6. 10. 15:56
이전 1 ··· 119 120 121 122 123 124 125 ··· 127 다음
이전 다음
공지사항

Blog is powered by Tistory / Designed by Tistory

티스토리툴바

단축키

내 블로그

내 블로그 - 관리자 홈 전환
Q
Q
새 글 쓰기
W
W

블로그 게시글

글 수정 (권한 있는 경우)
E
E
댓글 영역으로 이동
C
C

모든 영역

이 페이지의 URL 복사
S
S
맨 위로 이동
T
T
티스토리 홈 이동
H
H
단축키 안내
Shift + /
⇧ + /

* 단축키는 한글/영문 대소문자로 이용 가능하며, 티스토리 기본 도메인에서만 동작합니다.